收货完成后,系统库存增加,但此时该部分仍然无法供客户购买。因为,货品未上架,即便订单生成,也无法执行检货操作。因此,必须尽快将收货完成的库存上架,变成可销售库存。
上架,顾名思义,就是将货品放到货架上的操作。看起来非常简单,但深入考虑之下,上架也有着一些可供注意的点。
当然,上架操作与货位系统的规划息息相关,不同的货位系统下,上架操作也完全不同。这里所讨论的上架操作,是基本在前文“[电子商务]库存那些事儿_2_货位系统_3”中作介绍的A系统的。
1. 上架批次规划:
上架操作时,一般是操作人员带着载货工具,将货品运到货架附近,再转移到货架上。一个载货工具即可看作一个上架批次规划,载货工具上放如何放置货品呢?这是值得考虑的。
最理想的情况下,一个入库单正好放满载货工具,对应于一次上架批次。但大部分情况下,入库单与载货工具不可能一一对应,规模较大的入库单无法在一个载货工具上放下,而较小的入库单则放不满一个载货工具。
为了提高上架效率,最佳情况就是一个载货工具上全部装满。为达到这一目的,在入库时添加一步操作,先称为“装车”吧。
“装车”操作是接着采购单的入库操作,其原理是将载货工具也当作一个特殊的货位,装车的过程,是实际上的上架(因为车就是货位的一部分),而后面的传统意义上的上架操作,在系统上看,则是货位转移的操作。
采购订单入库后,系统则要求将采购单中的所有货品转移到相关的载货工具中。一个载货工具是一个独立的货位,其中可以只装一个入库单中的货品,也可以装多个入库单中的货品,在实际操作中,以实际载货情况为准,装满了就不再装。
通过添加一部“装车”操作,使得所有上架载货工具都是满载,而且载货工具中的货品种类和货品数量也都在系统中有所记录,这是后续的精细货库存管理的第一步。
另外,“装车”操作中,也可以对入库单的准确性作验证,因为在“装车"操作中需要验证货品的种类和数量,这间接验证了入库的准确程度。
2. 上架操作:
本处所讲的上架操作,是基于前文中所介绍的A系统。A系统听最大特点是系统数据极为精细,每一个货位上有几种货品,每种货品有几件,都作了相应的记录。因此,A系统中货位与货品的关系是多对多的关系,一个货位上可以放多种货品,而一种货品可以放在多个货位上。
得益于此,A系统中的上架操作可以很随意,任何货品的上架操作,都不必拘泥于该货品的已有货位。上架操作员可以在库中,将货品放在任意的货位上。这一种随机上架的方式,具有明显的优势,首先,这种操作方式对货架存储空间的利用率高,货架的一点点空间都可以使用起来;其次,随机上架的方式使得操作人员的操作效率大大增加,不管上架批次中的货品是什么,操作人员都可以在一个较小的空间内将所有货品上架。
随机上架的操作中,需要记录3个数据项,分别是货位、货品种类、货品数量。前面讲过,实物上的货品上架操作,在系统上其实是货品转移。随着货品的逐渐上架,载货工具上的实物逐渐减少,完成后该载货工具上的实物应该为空。
虽然理论上讲,A系统支持货品的随机任意上架,但是在实际操作中,同一种货品还是尽量放在一个货位上。当这一货品的销售订单猛增时,检货人员可以在一个货位上将所有的货品补齐。而当货位的空间不够,必须将同一种货品放在不同货位上时,则应适当将这几个货位分开,以防止检货时候的误操作。
3. 异常情况处理:
在上架过程中,常见的异常情况有如下:
A. 完成上架任务后,实物还有剩余:
出现这种情况,有两种可能,一是“装车”操作时,系统录入的信息有误,为防止这一情况的出现,在上架操作前的交接阶段,一般会要求操作人员清点载货工具上的货品总数量,与系统记录的数量相对比;另外一种可能是上架操作是,记录的"货品数量“有误,此时应该检查剩余未上架货品的本批次上架记录中相关的货位,并作盘点,找出操作差异点,并作修正。
B. 上架过程中,发现有些实物不符合销售条件:
由于收货为大批量操作,对货品的检查可能会有疏漏,因此在上架时候可能会发现有一些实物不符合销售条件,例如书籍表面有污渍、折角,这时候正确的操作应该是将有问题的货品暂时不上架,待正常货品上架操作完成后,将不符合销售条件的货品转换为不可销售残品库存,再行处理。
分享到:
相关推荐
《Verilog_HDL_那些事儿_时序篇》:深入解析时序与模块细化 Verilog_HDL作为硬件描述语言中的佼佼者,被广泛应用于数字电路设计领域,其强大的功能和灵活性使得它成为硬件工程师手中的利器。在《Verilog_HDL_那些...
本资料"Verilog_HDL_那些事儿_时序篇v2"专注于讲解FPGA时序问题,对于理解FPGA设计中的延迟和性能优化具有深远意义。时序分析涉及到多个方面,包括建立时间、保持时间、时钟周期、时钟树以及静态时序分析等关键概念...
在“VerilogHDL那些事儿_建模篇(for DB4CE15)”中,我们将深入探讨如何使用Verilog进行功能建模。 首先,理解Verilog的基础语法是至关重要的。Verilog提供了多种数据类型,如reg、wire、integer、real等,它们...
标题中的“1_hello.rar_FPGA那些事儿_nios2”揭示了这个压缩包是关于FPGA(Field-Programmable Gate Array)开发的一个实例,具体涉及Nios II处理器的使用。Nios II是Altera公司(现已被Intel收购)设计的一种嵌入式...
《NIOS II 那些事儿》是一份深入探讨NIOS II处理器的宝贵学习资源,尤其对于FPGA(Field-Programmable Gate Array)开发者来说,具有极高的参考价值。这篇文档涵盖了NIOS II软核处理器的基础知识、设计原理、应用...
5. Modelsim仿真命令:掌握基本的Modelsim仿真命令至关重要,如`run`用于运行仿真,`force`用于强制设置信号值,`probe`用于设置观察点,`wave`用于显示波形窗口等。 6. 波形调试:Modelsim的波形视图是调试的重要...
在完成《VerilogHDL那些事儿-建模篇》之后,本书进一步探讨了时序在Verilog HDL设计中的重要性和应用方法。通过深入理解时钟信号的作用、“步骤”的概念以及如何进行有效的综合与仿真,设计师可以更好地应对复杂的...
本文将围绕“Java编程那些事儿”,探讨JVM的工作原理,诊断工具的使用以及性能优化策略。 1. JVM原理: JVM是一种虚拟机,它为Java程序提供了跨平台的执行环境。它负责解析.class文件,执行字节码,并管理内存区域...
5. **优化建议**:当出现时序违规时,TimeQuest会提供可能的优化方案,如调整逻辑结构、增加缓冲器或改变布线资源分配。 在实际应用中,TimeQuest的报告可以帮助设计师了解设计性能的瓶颈,以及如何改善它们。例如...
这一本笔记确实有点不适合入门者,怎么说呢?因为这本笔记笔者按着自己的习惯编 辑,则笔者不是按着典型的方向去编辑。入门者应该先从一些权威的参考书去了解“什么是 Verlilog HDL 语言”,对 Verilog HDL 语言有...
软件开发这点事儿____软件开发工具手册(全
EDR不同于传统的防病毒软件和防火墙,它提供了更为全面的端点安全解决方案,能够实时监控、深度检测、高级威胁分析以及快速响应,对抗那些能够绕过传统安全措施的定制化恶意软件。 EDR的强大之处在于其深度检测与...