相关推荐

流水线的dependence问题（指令相关性）

今天被问到了流水线的dependence问题，一开始没听懂，然后硬猜应该问的是指令相关性，之后查询了一下，硬猜满分（手动狗头），顺便总结一下。 指令的相关性，指令流水线的一个特点是流水线中的各条指令之间存在一些相关性，使得指令的执行受到影响。要使流水线发挥高效率，就要使流水线连续不断地流动，尽量不出现断流情况。然而，由于流水过程中存在的相关性冲突，断流现象是不可避免的。

超标量处理器

超标量处理器是在20世纪80年代末和90年代初引入的，并且在高性能的通用微处理器中也得到了普遍应用，例如Intel Pentium系列处理器和IBM PowerPC系列处理器

npm的常用命令（更新依赖、删除依赖等）

参考：http://blog.csdn.net/haidaochen/article/details/8546796 常用命令：http://blog.csdn.net/haidaochen/article/details/8546796 npm官方文档：https://docs.npmjs.com/

Intel推出10nm 3D新CPU架构，让失效的摩尔定律再次生效！

Intel在大洋彼岸的Architecture Day 2018活动中，公布了多项重大产品消息，最重要的消息就是发布了基于下一代Sunny Cove架构的10nm芯片，该...

如何设计一个高性能CPU？

关注老石谈芯，一起探究芯片本质微信的推送规则进行了调整如果文章对你有用，请在文末点击“在看”，“分享”和“赞”这样就不会错过老石的每一篇推送了在所有的芯片品类中，中央处理器CPU一直是最核...

英特尔的六大新技术

来源：芯东西（公众号：aichip001）芯东西8月14日消息，昨日晚间，英特尔在2020年架构日上推出10nm SuperFin晶体管技术，将实现其有史以来最强大的单节点内性能增强。...

六、CPU优化（1）CPU技术分类

一、指令架构分类1、RISC（reduced instruction set computer，精简指令集计算机）　　RISC是一种执行较少类型计算机指令的微处理器。这里的计算机指令系统指的是计算机的最低层的机器指令，也就是CPU能够直接识别的指令。　　因为计算机执行每个指令类型都需要额外的晶体管和电路元件，计算机指令集越大就会使微处理器更复杂，执行操作也会更慢。RISC能够以更快的速度执行操作（...

未来CPU处理器技术演进路线【转自微信公众号“智能计算芯世界”】

本文介绍未来CPU的演进路线

什么是X86 CPU?

深入PC的核心——了解X86 CPU CPU的基本概念1.什么是X86系列及兼容CPU　　X86指令集是美国Intel公司为其第一块16位CPU（i8086）专门开发的，美国IBM公司1981年推出的世界第一台PC机中的CPU— i8088（i8086简化版）使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增加的X87芯片系列数学协处理器则另外使用X87指令，以后就将X

cpu架构一

一个好的编程开发人员，那么了解了计算机的底层内部之后，可能会变成一个更好的开发人员。 笔者找了大量的相关资料包括Intel的相关文档，越看越迷糊（有可能爱钻牛角尖），所以还是往简单的总结吧。 0：简单的笔者阐述 社会越来越进步、硬件的更新速度是贼快，相关技术的文档更新不及时，加上网上的资料良莠不齐，笔者看的实在事头疼。笔者觉得万变不离其宗、所以什么98年出版书啦、什么05年出版的书啦。对了现...

ARM架构（RISC）和x86架构（CISC）以及传统与移动CPU/GPU厂商

一，CISC（复杂指令集）与RISC（精简指令集）的区别　　 RISC(ReducedInstructionSetComputer)和CISC(complexinstructionsetcomputer)是当前CPU的两种架构。它们的区别在于不同的CPU设计理念和方法。 　　早期的CPU全部是CISC架构，它的设计目的是要用最少的机器语言指令来完成所需的计算任务。比如对于乘法运算，在CISC架构的CPU上，可能需要这样一条指令：MULADDRA,ADDRB就可以将ADDRA...

稳定高并发高性能程序设计原则简单总结

稳定性 稳定性是第一前提，如系统崩溃恢复容灾备份这些，主要是一些数据保护的机制，还有就是程序参数的校验、异常的处理、事务的回滚、程序边界的设计（合理的边界划分可以避免服务的连锁崩溃）、对账机制等，这些都是日常生活中常用的一些手段在计算机领域的体现，更详细的设计就不深入的分析了。 高并发 通过多年来对操作系统的研究，以及结合多年来各种语言的编程经验来说，高性能的程序的开发其实都是有规可循的。因...

cpu多核技术发展

linux scheduler中有调度域(sched_domain)和调度组(sched_group)的概念， 用来做负载均衡计算使用，而该算法主要跟CPU核心的复杂度有关。 下面就从简单到复杂依次介绍下cpu多核技术的发展。 SMT(Simultaneous multithreading)同时多线程技术，单个处理器核心可以同时执行多个线程。 CMP(Chip multiproce

天外窗－－非主流X86处理器的过去、现在

（笔者按：这是笔者当年投的第一份稿子，——当然是石沉大海了，处女作就这样没了 呜呜，，记得那时是高二2000年，呵呵，现在这里发也好纪念一下，路过的朋友请多包涵：） 跟大多数的行业一样，个人电脑关键的微处理器CPU领域都存在竞争。毫无疑问，这一领域的领头羊非 INTEL 莫属了――无论在技术上，产量或名气上。另一大腕 AMD 虽然实力弱于 INTEL，但后劲十足，日渐强大。在大多数消费者眼中，通...

[学习笔记：处理器设计]寄存器重命名

寄存器重命名（Register Rename） 重命名缓存类型（Rename Buffer Type） merged architectural and rename register file 每个物理寄存器处于4状态中的一个，4个状态如下： available： uncommitted state AR(architectural register): 作为指令集寄存器 RB(rena...

因为一个循环，CPU搞了个新技术

好久不见，我叫阿Q，是CPU一号车间的员工。我所在的CPU有8个车间，也就是8个核心，咱们每个核心都可以同时执行两个线程，就是8核16线程，那速度杠杠滴。我所在的一号车间，除了负责执行指令的我，还有负责读取指令的小A，负责指令译码的小胖和负责结果回写的老K，我们几个各司其职，一起完成执行程序的工作。一个简单的循环那天，我们遇到了一...

CPU乱序执行技术

乱序执行（out-of-orderexecution），是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。这样将根据个电路单元的状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路单元执行，在这期间不按规定顺序执行指令，然后由重新排列单元将各执行单元结果按指令顺序重新排列。采用乱序执行技术的目的是为了使CPU内部电路满负荷运转并相应提高了CPU

CPU虚拟化技术

CPU虚拟化：在物理机(宿主机)中通过线程或进程这种纯软件方式模拟出假的CPU 物理cpu核数 > 虚拟cpu总核数的原因是：虚拟出来的每颗cpu实际上就是一个线程或者进程。虚拟cpu过多时，需要进行进程/线程切换，比较浪费 1、模拟：使用软件方式实现CPU，需要模拟环0,1,2,3。host架构和guest架构不同，如x86和android，因此guest上运行的所有指令都要进行转换，...