`
liningjustsoso
  • 浏览: 48271 次
  • 性别: Icon_minigender_1
  • 来自: 北京
社区版块
存档分类
最新评论

[转]库存那些事儿_6_理货

 
阅读更多
前一篇讨论了上架操作,顺势下来,就是实物库存的管理了,本篇聊聊其中的理货操作。

理货操作自然是依赖于货位系统的,不同的货位系统下,理货操作也不一样。例如,前文关于货位系统中介绍了4种货位系统逻辑,其中最为复杂的是第4种,货位与数量相绑定的情况,对于这种货位系统实际理货操作的需求并不很强烈,因为其中货品上架的操作就是一个随机分布的过程。

而对于第3种货位系统中介绍的“存货区”到“检货区”的“补货”操作,本身就是一个常规性理货操作,在前面讨论补货逻辑时已经提到过,不作赘述。

所以,本次所讲的理货,主要是针对国内常用的第二种货位系统。

首先要搞清楚的是,理化操作的目的是什么?理即整理,也就是整理货品库存,结果是使库存更加整齐,但整齐只是表象,最终的目的还是使库存易于管理和操作,以提高操作速度和运营效率,降低成本。

在理货时,有几点原则:

A. 快速流转的商品放在易于检货的位置。

快速流转,即快进快出,这意味着商品的销售量较大。这类商品放在易于检货的位置后,热销商品的检货路径可以缩短,整体的检货效率提高。

在实际操作中,一般是按如下操作:在货位上专门设置一个快速流转区,每周会看前一周销售量排前100名的SKU,然后保证这些SKU的货位在这个快速流转区中。这个快速流转区一般会离出货区域很快。

B. 减少一个SKU多个货位的情况:

当一个SKU有多个货位时,在该货位系统中,操作人员/系统并不了解某一个货位上的库存数量,因此在每一次检货时,系统都必须将所有货位都提供出来。而操作人员在操作时,也需要从数个货位中挑选一个货位去检货,如果碰巧这个货位上的库存数量不足,则必须走到多个货位才能完成检货需求。这样对于检货路径的设计也是非常不利的。

减少多个货位的操作方法一般是,将系统中所有具有多个货位的SKU清单导出,逐个检查,将某一SKU的库存全部集中到一个货位上去,而删除其他的所有货位。

C. 减少同一个货位上的类似SKU:

同一个货位上可能会放置多个SKU,但是为了操作方便,一般不会在同一个货位上放置类似的SKU。例如,台式机内存按主频、容量、品牌分为多个SKU,它们的包装外型基本相同,在检货时非常容易弄混。因此,在理货时要注意将类似的SKU放置到不同的货位上去。

前面讲的几点都是着重于使得现有库存更加整齐,易于操作。下面讨论现有库存的反面,即富余的库存容量。

正常情况下,库房中的货物量是少于最大库存容量的,也就是说,一般情况下库房是装不“满”的,库存有所富余。这部分富余的库存容量如何管理呢?这个要根据自己的业务特点自行设计。

例如,一个库房中,库存容量的使用率是70%,剩余的30%的富余容量应该如何分布才是比较好的情况呢?

首先谈一个极端状况,即极端分散化的情况,也就是说所有的富余容量在大量的货位上,而且这些货位本身已经被某些SKU所占据。那这种情况下,任何新品SKU的引入都无法单独占用一个货位,也就是说必然会存在一个货位中存在多个SKU的情况,这和前面所讲的原则C是有冲突的。

极端的分散是不好的,那极端的集中呢?如果所有的富余容量都在连续的空货位上,即库存中分为70%和30%的两块,70%那一边全满,30%那端全空,这也不是很不好的。设想一下,如果某个已有SKU加大了库存数量,则原有库存中无法添加,只能在全空的部分添加,即造成了同一个SKU有两个货位的情况,与前面所讲的原则B也是冲突。

个人意见,富余容量的理想状态与巧克力曲奇中巧克力块的分布类似。在巧克力曲奇中,若巧克力全部集中在一块,则味道相差太大,往往会出现巧克力全部被吃光,而别的部分一口未动的情况;而如果巧克力全部变成巧克力粉撒在面粉中,则味道又太过平均,失却了巧克力本身的甜腻滋味。

对于富余容量也类似。首先,富余容量应适当地集中化,某一块富余空间应能应付某一个新品SKU或者某一已有SKU库存数量突然增加的情况;其次,小块集中化的富余容量应分散在库房中,使得整个库房中都具有类似的弹性功能。

至于在“曲奇”中加入多少“巧克力”,每块“巧克力”有多大,则看各家不同的秘方了。
分享到:
评论

相关推荐

    Verilog_HDL_那些事儿_时序篇v2_HDL那些事儿_fpga_fpga静态时序分析_V2_FPGA那些事儿_

    本资料"Verilog_HDL_那些事儿_时序篇v2"专注于讲解FPGA时序问题,对于理解FPGA设计中的延迟和性能优化具有深远意义。时序分析涉及到多个方面,包括建立时间、保持时间、时钟周期、时钟树以及静态时序分析等关键概念...

    VerilogHDL那些事儿_建模篇(for DB4CE15)

    在IT领域中,VerilogHDL是一种用于电子系统设计和数字电路模拟的硬件描述语言(HDL)。它允许设计者通过文本的方式描述电路的行为和结构,进而进行电路设计和验证。而FPGA(现场可编程门阵列)是一种可以通过编程来...

    VerilogHDL那些事儿_建模篇(for DB4CE15)_verilog建模_

    在“VerilogHDL那些事儿_建模篇(for DB4CE15)”中,我们将深入探讨如何使用Verilog进行功能建模。 首先,理解Verilog的基础语法是至关重要的。Verilog提供了多种数据类型,如reg、wire、integer、real等,它们...

    1_hello.rar_FPGA那些事儿_nios2

    标题中的“1_hello.rar_FPGA那些事儿_nios2”揭示了这个压缩包是关于FPGA(Field-Programmable Gate Array)开发的一个实例,具体涉及Nios II处理器的使用。Nios II是Altera公司(现已被Intel收购)设计的一种嵌入式...

    FPGA那些事儿--Modelsim仿真技巧REV6.0_FPGA的仿真_fpgamodelsim仿真_FPGA那些事儿_

    6. 波形调试:Modelsim的波形视图是调试的重要工具,你可以在这里查看信号的变化,设置断点,比较不同时间点的信号状态,有助于定位问题。 7. 错误与警告处理:在仿真过程中,可能会遇到错误或警告,理解这些信息的...

    NIOS II 那些事儿_NiosII_NIOS那些_diagrammqr_fpga_

    《NIOS II 那些事儿》是一份深入探讨NIOS II处理器的宝贵学习资源,尤其对于FPGA(Field-Programmable Gate Array)开发者来说,具有极高的参考价值。这篇文档涵盖了NIOS II软核处理器的基础知识、设计原理、应用...

    3Verilog_HDL_那些事儿_时序篇.pdf

    在完成《VerilogHDL那些事儿-建模篇》之后,本书进一步探讨了时序在Verilog HDL设计中的重要性和应用方法。通过深入理解时钟信号的作用、“步骤”的概念以及如何进行有效的综合与仿真,设计师可以更好地应对复杂的...

    Java编程那些事儿_java_

    本文将围绕“Java编程那些事儿”,探讨JVM的工作原理,诊断工具的使用以及性能优化策略。 1. JVM原理: JVM是一种虚拟机,它为Java程序提供了跨平台的执行环境。它负责解析.class文件,执行字节码,并管理内存区域...

    FPGA那些事儿--TimeQuest静态时序分析REV1.0_fpga_timequest_FPGA那些事儿_静态时序分析_源

    在电子设计领域,FPGA(Field-Programmable Gate Array)是一种可编程逻辑器件,它允许用户根据需求自定义硬件电路。TimeQuest是Altera(现Intel FPGA部门) Quartus II软件中的一个重要工具,用于进行静态时序分析...

    软件开发这点事儿____软件开发工具手册(全)

    软件开发这点事儿____软件开发工具手册(全

    course_s6_ZYNQ那些事儿-Linux驱动篇V1.01.pdf

    在本教程"ZYNQ那些事儿-Linux驱动篇V1.01.pdf"中,主要聚焦于ZYNQ开发平台上Linux驱动程序的开发。ZYNQ是Xilinx公司的一种片上系统(System-on-Chip,SoC),集成了ARM Cortex-A9或Cortex-A53多核处理器和可编程逻辑...

Global site tag (gtag.js) - Google Analytics