`
xiang37
  • 浏览: 426799 次
  • 性别: Icon_minigender_1
  • 来自: 南京
社区版块
存档分类
最新评论

Oralce Froms编译 pll to plx

 
阅读更多

EXE路径在:E:\Oracle\Middleware\Oracle_FRHome1\bin\frmcmp.exe

 

使用上面执行文件可以编译fmb、mmb、以及pll文件为fmx,mmx,plx文件

 

 

frmcmp

 

bat命令:

for %%f in (*.fmb) do frmcmp module=%%f userid=necer/a123456@gmmcdb Module_type=FORM Logon=YES BATCH=YES compile_all=YES

 

 上面命令可以批处理forms的编译。

frmcmp是forms11g的编译命令,也就是调用exe。不同版本的编译命令可能是不一样的。

分享到:
评论

相关推荐

    PLL Design Using the PLL Design Assistant Program

    ### PLL设计原理与《PLL Design Assistant Program》应用详解 #### 引言 锁相环(Phase-Locked Loop,简称PLL)是一种广泛应用于通信系统、时钟恢复、频率合成等领域的电子电路。它能够通过锁定输入信号与反馈信号...

    PLL.rar_PLL_Sin Pll

    标题"PLL.rar_PLL_Sin Pll"暗示了这个压缩包内容与PLL相关,特别是与正弦波(sin)和PLL在干扰分析方面的应用有关。 描述中提到的"PLL sin with interference analisys"进一步确认了我们关注的重点是含有噪声干扰的...

    PLL.zip_MATLAB仿真PLL_MATLAB的PLL仿真_PLL_PLL 仿真_matlab; PLL;

    PLL(Phase-Locked Loop,锁相环)是电子工程领域中一种重要的频率和相位控制电路,广泛应用于通信、信号处理、定时恢复等系统。在MATLAB中,PLL的仿真可以帮助我们理解其工作原理,优化设计参数,并进行系统性能...

    Quartus平台PLL设置详细介绍.pdf

    Quartus软件中包含了多个工具,用于设计、编译、模拟和配置FPGA或CPLD芯片。在数字电路设计中,相位锁环(Phase-Locked Loop,PLL)是一种能够跟踪输入信号相位并将其锁定的电子组件,主要用于时钟管理,如时钟倍频...

    pll.rar_As One_FSK FM MATLAB_Phase Locked Loops_demodulation PLL

    In present, the PLL is available as a single IC in the SE/NE560 series (560, 561, 562, 564, 565 and 567) to further reduce the buying cost ,the discrete IC’s are used to construct a PLL. PLL ...

    SOGI_PLL.rar

    在电力电子系统中,锁相环(PLL)是一种至关重要的电路,用于同步信号处理,尤其是在高频通信、数字信号处理和电力系统中。SOGI PLL(Second Order Generalized Integrator Phase-Locked Loop)是一种特殊的锁相环,...

    Quartus II使用PLL教程

    此操作将进入一个配置界面,需要设置PLL例化选项、器件库、编译语言以及PLL例化输出文件名。 选择PLL例化选项时,应选中“Installed Plug-Ins->I/O->ALTPLL”。器件库选择应依据所用FPGA系列,如本例程中使用的...

    modelsim pll仿真步骤

    - 分别编译PLL.V和Test_Pll.V文件。 7. **设置仿真配置**: - 右键点击Test_Pll.v文件,选择“Add to project”->“Simulation configuration”。 - 在“Simulation Configuration Module”对话框中,选择test_...

    PLL.rar_PLL_PLL估算_pll 参数matlab_转速估算_锁相环转速

    PLL(Phase-Locked Loop,锁相环)是一种广泛应用于通信、信号处理和数字系统中的电路技术,主要用于频率合成、频率锁定、相位同步等任务。本资料“PLL.rar”包含了关于PLL设计、参数调试和转速估算的MATLAB实现,这...

    PLL的simulink仿真模型

    PLL(Phase-Locked Loop,锁相环)是一种广泛应用于通信、信号处理和数字系统中的电路技术,用于同步信号或者恢复信号的时钟频率。在MATLAB的Simulink环境中,我们可以构建PLL的仿真模型来理解和分析其工作原理及...

    PLL环路滤波器计算工具

    PLL(Phase-Locked Loop,相位锁定环)是一种在电子技术中广泛应用的电路,主要用于频率合成、锁相、定时恢复等多个领域。环路滤波器是PLL系统中的关键组成部分,它对系统的稳定性和性能有着重要影响。本工具专门...

    PLL的matlab建模源代码

    PLL(Phase-Locked Loop,锁相环)是一种广泛应用于通信、信号处理和数字系统中的电路技术,用于跟踪或同步外部输入信号的相位。在MATLAB中,可以通过编写源代码来模拟和分析PLL的行为,这对于理解和优化PLL设计非常...

    100多个pll

    3. ICS9248BF-87.pll、ICS94225AF.pll、ICS950910AF.pll、ICS954127BFLF.pll、ICS9LPRS954BGLF.pll、ICS9UMS9610BL.pll、ICS9LPRS419DFLF.pll、ICS9148BF-26.pll:这些都是 Intersil(现为 Renesas,瑞萨电子)的PLL...

    DDSRFSPLL2015_DDSRF-pll_DDSRF_PLL_SIMULINK_

    《DDSRF PLL在SIMULINK中的建模与应用》 DDSRF PLL(Digital Delta-Sigma Resonant Frequency PLL,数字ΔΣ谐振频率锁相环)是一种高性能的锁相环技术,常用于通信系统、射频(RF)电路以及精密时钟恢复等领域。在...

    PLL调用及代码

    PLL的配置信息会被编译进设计中,形成相应的硬件逻辑。 总的来说,PLL调用和代码编写是FPGA设计中的关键步骤,它关乎到系统的时钟性能和稳定性。理解PLL的工作原理,正确地配置和调用PLL,对于提升系统的性能至关...

    PLL.ZIP_PLL_PLL model_PLL vhdl code_pll vhdl_vhdl pll

    为了更好地理解和使用这段代码,你需要将其编译并仿真,观察PLL在不同条件下的行为,或者直接在硬件平台上实现,验证其功能和性能。 总的来说,PLL.VIP_PLL_PLL model_PLL vhdl code_pll vhdl_vhdl pll这些标签提示...

    PLL.zip_PLL verilog_pll vhdl_verilog IP_verilog pll

    描述中的"SOPC 系统集成编译的PLL IP核 Verilog代码"说明了这个资源包特别关注的是在SOPC系统中使用的PLL IP核,且IP核的实现使用了Verilog语言。在FPGA或ASIC设计中,IP核是一种预设计好的功能模块,可以直接复用,...

    PLL详细介绍

    "PLL 详细介绍" PLL(Phase-Locked Loop,锁相环路)是电子工程和通信系统中的一种关键技术,广泛应用于通信、计算机、仪器仪表等领域。PLL 的主要功能是将输入信号锁定到本振信号,使得输出信号的频率和相位与输入...

Global site tag (gtag.js) - Google Analytics