ucore-project5:mm(3)

paging由x86 cpu控制寄存器中的三个bit控制：

CR0 bit31：PG位，控制是否启用paging

CR4 bit4：PSE位，页大小扩展，允许4M大小的页面

CR4 bit5：PAE位，物理地址扩展

 

先看32位的paging处理，就是PSE=PAE=0，而PG=1时的情况。

 

一个线性地址被分为3部分，第一部分是页目录表项索引，高10位（bit31-bit22），第二部分是页表表项索引，中间10位（bit21-bit12），最后部分是页内偏移地址，低12位（bit11-bit0）。由此，一个页目录表最多有2^10 = 1024项，一个页表最多有2^10=1024项，一个页大小为2^12=4096字节。每个页目录表项和每个页表项大小都是4字节，因此每个页目录表和每个页表的大小正好是4*1024=4096字节，也就是正好占一页。

 

每个页目录项和每个页表项的结构类似，首先是一个页表或一个页的物理地址，页表和页大小都是2^12=4096字节，因此其物理地址都是4096字节对齐，因此物理地址的低12位全部为0，所以这低12位可以用来作为属性位。

 

主要的属性位有如下几个：

P：物理内存中存在标志位

D：dirty，已经被写过

A：accessed，已经被读或写过

PCD：page cache disabled，缓存禁止

WT：缓存write through

U/S:user/supervisor，0表示管理员态，1表示用户态

R/W:只读，还是可读写