`
netcome
  • 浏览: 482467 次
  • 性别: Icon_minigender_1
  • 来自: 北京
社区版块
存档分类
最新评论

AXI性能——系统调整

    博客分类:
  • AIX
阅读更多

在有效实现应用程序后,系统总体性能的进一步提高就成了系统调整考虑的一个问题。

系统级调整包含的主要组件有:
通信 I/O
取决于工作负载的类型与通信链路的类型,可能需要调整以下的一个或多个通信设备驱动程序:TCP/IP 或 NFS。
固定磁盘
逻辑卷管理器(LVM)控制文件系统的位置和磁盘上调页空间,这可能会极大地影响系统经历的寻道等待时间。磁盘设备驱动程序控制执行 I/O 请求所遵从的顺序。
实内存
虚拟内存管理器(VMM)控制空闲实内存帧的池,并决定何时从何处取用帧来补充该池。
运行线程
调度程序确定接下来由哪个可调度实体接收控制权。在 AIX® 中,可调度实体是线程。请参阅线程支持

分享到:
评论

相关推荐

    ZED-Board从入门到精通系列(六)——Vivado+OpenRISC建立工程时修改过的源码

    在Vivado中,我们需要根据Zynq SoC的特性,调整这个模块以连接到Zynq的AXI总线接口。 "or1200_spram_2048x32.v"代表的是一个2048x32位的静态随机存取存储器(SRAM)模块。OpenRISC需要内存来存储程序和数据,这个...

    Cortex-A9-MPCore-Technical-Reference-Manual.rar_A9_ARM A9_arm mp

    《Cortex-A9 MPCore 技术参考手册》是针对 ARM 公司设计的一款高性能处理器内核——Cortex-A9 的详细技术文档。Cortex-A9 是基于 ARMv7 架构的多核处理器,广泛应用于移动设备、嵌入式系统和服务器等领域,具有高...

    cpu.rar_SOC_Soft CPU Core

    这样的设计极大地减少了电路板空间,降低了功耗,并提高了系统的集成度和性能。在SoC中,软CPU核心扮演着至关重要的角色,因为它允许设计者根据特定应用需求定制处理器架构。 "cpu.v"文件很可能是Verilog代码,这是...

    mdss-dsi.txt

    例如,通过调整-qcom,msm-bus,vectors-KBps中的瞬时带宽值,可以在不影响图像质量的前提下提高显示性能或降低功耗。此外,正确设置-qcom,msm-bus,num-cases和-qcom,msm-bus,num-paths有助于优化带宽管理策略,确保在...

    Atmel-44047-Cortex-M7-Microcontroller-Optimize-Usage-Architecture_.pdf

    本应用笔记旨在帮助开发者理解Cortex®-M7处理器及其在Atmel®|SMART SAMS70/E70/V7x设备中的实现方式,并指导如何调整应用程序代码以充分利用这些特性并最大化性能。 ##### 六级超流水线 Cortex-M7处理器拥有六级...

    Xilinx FPGA SATA3.0主机控制器IP,SATA3.0 Host Controller IP

    该IP支持可编程的SATA存储设备连接数量,这意呀着用户可以根据具体的应用需求调整连接的设备数量,增强了系统的灵活性。 #### 三、接口与资源使用 ##### 3.1 对外接口 - **AXI-Lite/应用寄存器(ARI)接口:** 提供...

    计算机组织与结构:LEC12_实践是最好的课堂.ppt

    同时,它引入了EJTAG调试标准和128位AXI接口,提升了调试和系统集成的便利性。 在结构设计过程中,龙芯团队深刻认识到实践的重要性。他们采取了“小步快跑”的技术路线,尽管可以采用跨越性的设计方法(如龙芯1号的...

    行业-电子政务-用于存储器电路测试引擎的通用地址加扰器.zip

    4. **兼容性**:通用地址加扰器需要与各种测试接口和协议(如JTAG、AXI、AHB等)兼容,以适应不同的系统架构。 5. **错误检测**:加扰器还需要集成错误检测机制,比如奇偶校验或更复杂的纠错码,以检测和报告在加扰...

    IIC驱动模块IP工程

    7. **调试与优化**:根据测试结果对设计进行调整和优化,直至满足性能和可靠性要求。 总之,IIC驱动模块IP工程是构建嵌入式系统的关键部分,通过精心设计和验证,能实现高效可靠的IIC通信,为各种应用场景提供稳定...

Global site tag (gtag.js) - Google Analytics