`
默默的小熊
  • 浏览: 232798 次
社区版块
存档分类
最新评论

CPU取指令

 
阅读更多

    计算机中的CPU的任务就是取指令,执行指令,取指令,执行指令...这样一直循环下去,直到关机。

    取指令到底是怎么回事呢?

 

//取指令,就是从内存中取出指令嘛
//但是怎么取的啊,哦,应该有个地址,然后才能去取嘛,就像邮递员送信要知道地址
//那取地址的细节呢?
//一个是CPU,一个是内存,CPU要从内存中取指令
//应该先会有一个内存中的地址,然后CPU根据这个地址拿出内存中那个单元的数据(指令)
//哈哈,现在就可以执行拿到的指令了
//执行好后呢?CPU应该再给出一个地址(这个地址一般是上一条地址加1),然后再去取,再执行。。。

 

	boolean finised = false;
	address = initAddress;
	while(finised){
		//从内存取取指令;
		//执行指令;
		//获取下一条新地址
	}

 上面就是CPU和内存这两个设备之间的工作方式了。

 

 

分享到:
评论
1 楼 shzhchina 2012-07-29  
文章不能转载吗?

相关推荐

    使用Logisim设计的CPU体系,模拟CPU取指令、译码、执行的全过程

    使用Logisim设计的CPU体系,模拟CPU取指令、译码、执行的全过程。

    cpu精简指令verilog实现

    在计算机硬件设计领域,CPU(中央处理器)是系统的核心组件,负责执行计算机程序中的指令。在本项目中,我们关注的是“CPU精简指令集”的Verilog实现,特别是在Nexy3开发板上的应用。Verilog是一种硬件描述语言,常...

    TMS320C28X CPU汇编语言指令手册

    - **取指机制**: 从内存中获取指令。 - **地址计数器**: 跟踪指令地址。 **4.2 流水线活动状态可视化** - 描述了如何观察流水线的当前状态。 **4.3 流水线活动状态的冻结** - **等待状态**: 在某些条件下暂停流水...

    myCPU_MIPS_AXI_cache_57条CPU指令_57条指令

    在本文中,我们将深入探讨基于MIPS架构的CPU设计,特别是在使用AXI接口并配备有数据Cache和指令Cache的情况。标题“myCPU_MIPS_AXI_cache_57条CPU指令_57条指令”暗示了这是一个定制的MIPS处理器,它具有特定的硬件...

    MIPS单周期CPU设计(24条指令+差异化指令 OR 45条指令) 详细实现

    首先,单周期CPU设计的核心在于其名字——所有操作在一个时钟周期内完成,包括取指、解码、执行、访存和写回等步骤。这样的设计简化了硬件结构,但可能会因为每个阶段都需要在同一个时钟周期内完成而限制了处理器的...

    MIPS单周期CPU设计-24条指令-详细实现

    1. **取指(Fetch)**:PC加载下一条指令的地址,通过内存接口获取指令,然后存入IR。 2. **解码(Decode)**:ID解析IR中的指令,生成相应的控制信号。 3. **执行(Execute)**:根据控制信号,ALU执行操作,RF进行...

    自制cpu处理器 MIPS指令集 五级流水 带溢出 不带乘除

    流水线技术是通过将指令的执行过程划分为取指、解码、执行、访存和写回五个阶段,每个阶段在不同的时间进行,从而实现指令的并行处理,提高CPU的执行效率。五级流水线通常包括:取指(IF)、指令译码(ID)、执行...

    PC取指令模块设计.zip

    在电子设计领域,特别是在计算机体系结构(计组)的学习中,设计PC(程序计数器)取指令模块是一项基础但至关重要的任务。本实验“PC取指令模块设计”旨在通过Verilog硬件描述语言来实现这一功能,这符合杭州电子...

    单总线CPU设计(定长指令周期3级时序)(HUST).zip

    在定长指令周期中,FSM需要确保每个操作阶段(如取指、解码、执行和写回)都在规定的时间内完成。 “定长指令周期---单总线CPU设计”涉及到如何构建这样的CPU。在单总线CPU中,指令和数据都通过同一总线传输,因此...

    计组头歌实验:MIPS单周期CPU设计(24条指令)(HUST)1-4关源码

    每个阶段都需要处理不同任务,如取指令、解码、执行、访存和结果写回。 3. 数据通路设计 数据通路连接了CPU内部各个单元,确保数据在正确的时间流向正确的部件。关键组件包括ALU(算术逻辑单元)执行算术和逻辑...

    操作系统精髓及设计重点店课后习题整理.doc

    1.8 题目中提到了DMA(直接存储器访问)模块的数据传输速度与CPU取指令速度的对比。 DMA可以独立于CPU从外部设备向内存传输数据,不影响CPU执行指令。题目中提到,由于DMA活动,CPU的取指令速度会受到0.12%的影响。...

    微机原理答案1.doc

    微机原理答案 1 ...总线周期是指 CPU 取指令、分析指令、执行指令的时间周期。在总线周期中,CPU 需要从存储器中取出指令,并将执行结果写回存储器中。总线周期的长度取决于 CPU 的频率和总线宽度。

    CPU.rar_cpu_cpu指令_简单微处理器

    2. 指令执行流程:定义指令从取指、译码、执行到结果写回的完整过程。 3. 微操作生成:根据指令的译码结果,生成控制信号序列,驱动ALU和数据通路。 4. 寄存器分配:合理安排CPU内部的寄存器,满足指令执行的需求...

    头歌单总线CPU设计(变长指令周期3级时序)(HUST).zip

    时序发生器通常基于有限状态机(FSM),它决定了CPU在执行指令时的各个阶段,如取指、译码、执行和写回。三级时序设计可能包括取指(IF)、译码(ID)和执行(EX)三个阶段,每个阶段都有特定的任务,比如IF阶段从...

    单总线CPU设计(变长指令周期3级时序)(HUST).zip

    在取指阶段,CPU从内存中读取指令;解码阶段,CPU分析指令并准备必要的操作;执行阶段,实际的运算或控制动作发生。这种分层设计有助于模块化,便于理解和调试。 4. **取指(IF)阶段**:在取指阶段,PC(程序...

    基于MIPS指令集的32位CPU设计与Verilog语言实现的单周期CPU

    单周期CPU是一种简单的处理器设计,所有操作在一个时钟周期内完成,包括取指、解码、执行、访存和写回结果。这种设计虽然降低了性能,但便于理解和实现。一个典型的单周期CPU包括以下主要部件: 1. **指令寄存器...

    31条MIPS指令单周期CPU

    在传统的CPU设计中,指令执行通常分为多个时钟周期,包括取指、解码、执行、访存和写回等步骤。然而,单周期CPU设计中,所有这些操作在一个时钟周期内完成,提高了处理速度,但可能牺牲了某些灵活性。31条MIPS指令的...

    华中科技大学计算机组成原理--24条指令MIPS单周期CPU

    在MIPS单周期CPU设计中,每个指令的执行都在一个时钟周期内完成,包括取指、译码、执行、写回等阶段。这简化了CPU的设计,但牺牲了部分性能,因为所有操作都在同一时刻进行,没有充分利用硬件资源。 实验文件"MIPS ...

    FPGA流水线MIPS指令集CPU

    在这个设计中,CPU采用了五级流水线结构,包括取指(IF)、译码(DEC)、执行(EX)、内存访问(MEM)和写回(WB)五个阶段,以此来提高指令执行的并行性和吞吐量。 1. 取指(IF)阶段:从内存中读取指令,并将指令送入指令...

Global site tag (gtag.js) - Google Analytics