IP转发引擎的三种核心处理器区别介绍

高端路由器数据平面的转发引擎采用的核心处理器主要有三种：
专用集成电路 ASIC: Application Specific Integrated Circuit
现场可编程门阵列 FPGA: Field Programmable Gate Array
网络处理器 NP: Network Processor

不可编程的IP转发引擎ASIC：
构成转发引擎的ASIC是面向固定IP分组处理流程的超大规模集成电路（VLSI），其采用硬连线结构系统，可为任何固定功能提供高性能处理，但几乎没有任何灵活性和可扩展性。ASIC对于大批量需求变化少的应用来说，成本上比较经济，比如企业网市场选择ASIC就很理想。在运营商市场，特别是当前IP网络向IP电信网演进过程中，唯一不变的就是变化，这将导致面向固定需求的ASIC不能满足不断变化的需求。

可编程的IP转发引擎FPGA：
FPGA是采用查找表（LookUp Table, LUT）结构的可编程逻辑器件（Programmable Logic Device, PLD），具有高度并行处理能力的逻辑结构，能够完成任何数字器件的功能。在一般硬件电路PCB完成以后，还可以利用FPGA的在线修改能力，随时修改设计而不必改动硬件电路，这可以大大缩短网络产品的开发周期和用户的停机维护时间，同时降低了产品开发的成本。目前先进的FPGA具有高达800万门逻辑阵列，并内置高性能RISC和10Gbps的全双工串行收发器。 最新的处理器性能则参考最新产品说明。

可编程的IP转发引擎NP：
NP通常将若干微处理器（或称微引擎）内嵌至一个芯片，每个微处理器支持多线程并行处理，这样形成了一个并行处理＋流水线的体系。NP还针对包处理进行优化设计，有专门的指令集和配套的软件开发系统。NP具有很强的编程能力，可以完成从2层到7层的多种应用，同时支持新的功能或新的标准的实现，以满足各种各样的网络应用。

总结对比：

ASIC：固定逻辑，硬连线；灵活性木有；非重复设计成本高；产品上市周期长；功耗低；适用于固定需求的运营商或者企业市场。

FPGA：可编程逻辑；灵活性高；非重复设计成本低；产品上市周期一般；功耗中；适用于不断发展的运营商市场。

NP： 集成若干微处理器；灵活性高；非重复设计成本低；产品上市周期短；功耗中；适用于不断发展的运营商市场。