闲话少说,归入正题。上篇讲的是理货,今天就聊一聊检货。
其实关于检货的讨论在paidai已经有很多,也早就归纳出了两大类,即“摘果法”和“播种法”,摘果法适用于少量订单,播种法适用于大批量订单,电商业内人大多了解,先从自己的经历开始,聊点自己的感受吧。
刚刚工作的那一会儿,也参与过一段时间的检货。当时公司一天也就1000单左右,检货员工大多拿着发货单进库检货,发货单上简单地标着客户订单中包括的产品编号、产品名称、数量、货位号信息。每次检货员工都会拿上一撂的发货单,先行翻看一遍,了解大致都有哪些货品,哪些货位后,也不用推车等工具,就直接手拿怀抱,把一堆的货放到出货检验台上,再自己逐个按发货单分开。遇上需要检的货很多,无法一次检完的情况,就会把已经检出的先行放在检验台上,回头再检第二次,第三次。
这种操作方式,既不是摘果,也不是播种,而是具有两方面特点。当时我觉得检货员工很厉害,能够在那么多种产品中精确地找到所需要的。现在看,却觉得由于系统、流程的整体不到位,导致了整个操作过程中有很多的问题:
1. 对熟练员工的依赖度太高:
当时库房一共4个熟练的检货员工,他们同时负责上架和检货两项工作,某一天,由于一些原因,其中的三人集体辞职,导致整个生产过程几乎中断,当天订单无法及时出库。当时的库房管理人员说,一个熟练的检货员工需要至少训练三个月。在那样的操作中,检货操作、看单等,最多一个星期就能熟练,绝大多数的时间是用来熟悉库房,熟悉产品,熟悉货位的。
这个行业内,库房员工的流动性却又非常大。他们大多是乡间进城打工的子弟,工资普遍不高(北京地区1500左右),工作辛苦不说,出错率不低,淘汰率很高;再加上各家企业都在大量招工,熟练员工极为抢手,完全可以放心大胆地跳。
对熟练员工依赖度高,就意味着公司存在致命的缺点。
2. 出错率高:
正常情况下,检货员工需要先走到某一个货位,确实产品无误后方可检出。但熟练员工做久了以后,往往会清楚某一类产品放在哪里,检货时往往会不看实物,凭感觉检货,很有可能检错产品。多个订单中包括了同一件产品时,也经常会发生漏检或者多检的情况。
3. 效率低:
虽然这一检货流程看起来简单,但是它的整体效率其实是偏低的。首先,员工的检货路径实际是自己制定的,其效率不可能达到最优化;其次,前面提到这种检货方法的出错率较高,效率自然低下;第三,每个员工自己的检货任务(手中的那一堆检货单)其实是随机产生的,并没有经过优化。
摘果和播种,向着大规模发展后,趋势必然是播种法。窃以为,播种法其实是一次次的检货任务的安排、规划、执行的过程。
1. 检货任务安排:
播种法是将多个订单集中到一起后,批量检货,然后再分检成单独的订单。播种法的最大优势在于,多个订单集中处理后,理论上需要检的产品会均匀分布在整个库房中,检货时只需要在库房中遍历一次,即可完成整个检货的过程。
但这只是理想的情况。首先,产品会均匀分布的前提是,所需要订单的数量足够大,需要检货的规模足够多。但是,在一个检货批次中,操作人员只能应对一定数量的订单。一般情况下,一个检货批次中一般不应超过50个订单。50个订单一个批次,很难达到产品均匀分布,无法达到理想情况。
检货批次的安排(即一个检货批次中包括哪些订单),我认为有以下两点指导原则:
A. 单件产品订单单独处理:
单件产品的订单在扫描出库时可以采取与普通订单不同的方式(具体做法在扫描出库时描述),可以显著提高扫描出库速度,需要单独处理;
B. 订单的大分区,小聚合:
播种法的优势在于聚合,将多个订单集中在一起处理,检货人员只需要遍历一次检货路径,即可完成所有订单的检货,但是如果这些订单中的所有产品分布于库房的各个地点,则检货路径会明显很长,效率也不会很高。
最为理想的情况是,在一个货位上完成所有产品的检货,但这显然是不可能的,那在此思路下,在一个较小的区域内完成所有订单的检货,其效率也会较高。
因此,在分派检货批次时,将每一批次中的产品尽量集中在一个相对较小的区域中,即是在大的分区中实现了小聚合,可以达到提高检货效率的目的。
2. 检货路径规划:
检货路径的规划,实际上就是地理信息学中的路径规划问题。而物流库房中的路径规划,实际依赖的是货位,只要确认货位后,即可依据货位号的大小关系,制定路径规划规则,从而得到检货路径。
3. 检货任务的执行:
检货任务的执行,即在货位上检下产品的过程,需要注意两点:所检产品的正确,产品数量的正确。除了检货人员自己的细致检查外,最理想的方式是使用RF设备,扫描条码,确认产品类型。
分享到:
相关推荐
本资料"Verilog_HDL_那些事儿_时序篇v2"专注于讲解FPGA时序问题,对于理解FPGA设计中的延迟和性能优化具有深远意义。时序分析涉及到多个方面,包括建立时间、保持时间、时钟周期、时钟树以及静态时序分析等关键概念...
在IT领域中,VerilogHDL是一种用于电子系统设计和数字电路模拟的硬件描述语言(HDL)。它允许设计者通过文本的方式描述电路的行为和结构,进而进行电路设计和验证。而FPGA(现场可编程门阵列)是一种可以通过编程来...
在“VerilogHDL那些事儿_建模篇(for DB4CE15)”中,我们将深入探讨如何使用Verilog进行功能建模。 首先,理解Verilog的基础语法是至关重要的。Verilog提供了多种数据类型,如reg、wire、integer、real等,它们...
标题中的“1_hello.rar_FPGA那些事儿_nios2”揭示了这个压缩包是关于FPGA(Field-Programmable Gate Array)开发的一个实例,具体涉及Nios II处理器的使用。Nios II是Altera公司(现已被Intel收购)设计的一种嵌入式...
7. 错误与警告处理:在仿真过程中,可能会遇到错误或警告,理解这些信息的含义并解决它们是提升仿真效率的关键。 8. 优化仿真性能:通过设置仿真选项,如步进时间、加速因子等,可以提高仿真速度。此外,合理组织...
《NIOS II 那些事儿》是一份深入探讨NIOS II处理器的宝贵学习资源,尤其对于FPGA(Field-Programmable Gate Array)开发者来说,具有极高的参考价值。这篇文档涵盖了NIOS II软核处理器的基础知识、设计原理、应用...
在完成《VerilogHDL那些事儿-建模篇》之后,本书进一步探讨了时序在Verilog HDL设计中的重要性和应用方法。通过深入理解时钟信号的作用、“步骤”的概念以及如何进行有效的综合与仿真,设计师可以更好地应对复杂的...
本文将围绕“Java编程那些事儿”,探讨JVM的工作原理,诊断工具的使用以及性能优化策略。 1. JVM原理: JVM是一种虚拟机,它为Java程序提供了跨平台的执行环境。它负责解析.class文件,执行字节码,并管理内存区域...
在电子设计领域,FPGA(Field-Programmable Gate Array)是一种可编程逻辑器件,它允许用户根据需求自定义硬件电路。TimeQuest是Altera(现Intel FPGA部门) Quartus II软件中的一个重要工具,用于进行静态时序分析...
软件开发这点事儿____软件开发工具手册(全
EDR不同于传统的防病毒软件和防火墙,它提供了更为全面的端点安全解决方案,能够实时监控、深度检测、高级威胁分析以及快速响应,对抗那些能够绕过传统安全措施的定制化恶意软件。 EDR的强大之处在于其深度检测与...