执行kafka-replay-log-producer.sh --broker-list hadoop1:9092 --zookeeper hadoop1:2181 --inputtopic test --outputtopic test2
会报错
ERROR consumer thread timing out (kafka.tools.ReplayLogProducer$ZKConsumerThread)
kafka.consumer.ConsumerTimeoutException
at kafka.consumer.ConsumerIterator.makeNext(ConsumerIterator.scala:70)
at kafka.consumer.ConsumerIterator.makeNext(ConsumerIterator.scala:34)
at kafka.utils.IteratorTemplate.maybeComputeNext(IteratorTemplate.scala:64)
at kafka.utils.IteratorTemplate.hasNext(IteratorTemplate.scala:56)
at scala.collection.Iterator$class.foreach(Iterator.scala:891)
at kafka.utils.IteratorTemplate.foreach(IteratorTemplate.scala:30)
at scala.collection.IterableLike$class.foreach(IterableLike.scala:72)
at kafka.consumer.KafkaStream.foreach(KafkaStream.scala:27)
at kafka.tools.ReplayLogProducer$ZKConsumerThread.run(ReplayLogProducer.scala:137)
kafka-replay-log-producer.sh实现的功能是将消息test重发到test2，然而发现如果没有消息的话 过几秒中就会抛出这个异常 如果有消息就不会。
相关推荐
TimingDesigner 9.103 是一款专为数字电路设计者打造的专业时序分析和设计工具，主要用于绘制和分析电路的时序图。在 FPGA（Field-Programmable Gate Array，现场可编程门阵列）设计领域，时序分析是至关重要的一个...
TimingDesigner 9.103 是一款专业的时序图绘制工具，专为FPGA（现场可编程门阵列）和DSP（数字信号处理器）等领域的开发者设计。在电子工程和计算机系统设计中，时序图是至关重要的，因为它能够清晰地描绘出不同组件...
驱动mipi屏所需的计算Timings数组的工具。高通版的，LCD配置工具。80-NH713-1_F_DSI_Timing_Parameters
《TimingDesigner 9.103：深入了解时序设计软件》 TimingDesigner 9.103是一款专业级的时序设计软件，广泛应用于集成电路（IC）设计领域，特别是数字集成电路设计中的时序分析和优化。它为工程师们提供了一个强大而...
在IT行业中，"IDBLK_TIMING_1.2.16.0"这个标题可能代表着一个特定的软件模块或驱动程序，它专注于处理设备的时序控制。IDBLK_TIMING可能是该软件的核心功能，它与数据传输、存储设备的读写速度优化或者硬件接口的...
TimingDesigner 9.103 是一款专为FPGA（Field-Programmable Gate Array）开发者设计的高级时序分析和设计工具。在FPGA设计过程中，时序优化是至关重要的，因为它直接影响到系统的性能、功耗以及设计的可靠性。Timing...
2_timing_control.v
Timing Synchronization Error(亲测可用).md
1. Set bit-timing Can supports bitrates upto 1Mb/s. Xilinx CAN h/w and driver supports these bit rates Note: Triple sampling is not supported by Xilinx CAN H/W. $ ./ip link set can0 type can bitrate ...
16. **延迟与定时（Deferreds & Timing）**：$.Deferred()和$.delay()用于异步编程和控制执行顺序。 17. **事件对象（Event Objects）**：事件处理程序中的event对象提供关于事件的信息，如event.preventDefault()...
《Perfect Timing II：时钟生成与分配设计指南》是一本由Cypress Semiconductor出版的专业书籍，主要探讨了在高速数字设计中时钟生成和分配电路的实际应用。本书详细介绍了时钟信号在数字系统中的作用、重要性和挑战...
根据给定文件内容，以下是关于Intel® Quartus® Prime Pro Edition的 Timing Analyzer知识点的详细说明： ### 1. 时序分析基础 时序分析是验证电路性能、识别时序违规和驱动布局器（Fitter）放置逻辑以满足时序...
VESA标准，主要包括显示器常见分辨率的时序。 Version 1.0, Revision 11
TimingDesigner_v9.2_win是一个专为绘制时序图而设计的小型工具，适用于Windows操作系统。 时序图的主要元素包括： 1. **参与者（Actor）**：代表与系统交互的外部实体，如用户、硬件设备或其他系统。 2. **对象...
本文件是关于FPGA设计领域中时序收敛（timing closure）的快速参考指南，尤其关注于Xilinx Vivado设计套件推荐的UltraFast设计方法学。本指南详细介绍了在实施设计前进行初步设计检查、进行时序基线建立和解决时序...
《Timing for Animation》是一本深度探讨动画时间控制的权威书籍，专为那些希望在动画制作领域深化理解的读者而设计。这本书涵盖了动画制作中的关键环节——时间运用，它对于创造逼真、生动的角色动态至关重要。在...
然而，这个看似简单的函数在特定情况下可能带来安全问题，这就是著名的“时间差攻击”（Timing Attack）。 时间差攻击是一种利用程序执行时间的微小差异来获取敏感信息的攻击方式。在`strcmp`函数中，如果两个字符...
DC逻辑综合的相关概念；详细介绍了逻辑综合流程；时序分析基础；静态和动态仿真；时序约束的作用；时序约束定义概念以及格式等等