正式学期结束周的一些Project

明天是周日，标志着这一周的结束。

 

这个结束周，过得很疯狂：三个project due，一门期末考试。

 

周三是EE2031的due+demo。这个project是通过选用合适的 MOSFET、BJT、OpAmp、话筒、光敏电阻、红外线发射/接收器、电阻、电容等等元件，来设计一个实用电路并且demo。我做的是Equalizer，是用OpAmp实现的一个放大电路+HighPass Filter + LowPass Filter + 反向放大电路。用oscilloscope测试没问题，结果换成真正的麦克风输入就看不到效果了。而且因为自己对于细节知识不熟悉，这个电路前前后后测试了好几天。这之前的一天晚上没有睡觉，在写report。

 

跟着周三晚上是Competitive Programming的Team Contest。因为平时做题少，外加前一天没睡觉，我没有给我们Team贡献一道题（然后我们Team排名倒数第二）。

 

周五是CG2007的due+demo。这个Project是在Intel 80188芯片上面用80x86汇编编程，要求模拟一个简单的电梯，用户可以用dip switch来选择楼层，用Push Button确认输入，可以上下楼。在电梯上下楼的时候，对应的LED会闪。

我开始测试Interrupt花了很长时间，最后发现是RAM有问题; 之后电路不工作，又以为是电路问题——结果是我自己Download ROM进了错误的信息。在Demo的前一天晚上测试成功了最基本的部分（可以输入和上下楼，还没有写LED闪动的部分），又在当天晚上用Timer写完了LED闪动的部分，但是我自己没有Download到ROM的工具，所以不能test。当天晚上第二次没睡觉，写完了Report（发现自己写Report越来越熟练了）。

第二天早早地过去Test，不能工作！然后自己去掉了Timer一点点重写了Code，终于在11：00的时候Test成功，成功Demo。因为自己独立完成Project，所以问的所有问题我都感觉很简单。

 

周五下午结束了我CS1010 Tutor的最后一节课。因为有点准备的原因，虽然没睡觉但效果还不错。但让我有点伤心的是，因为这是本学期最后一天的最后一门课，只有一半人来上课。

 

之后周五下午/晚上跑去做我EE4415（Integreated Circuit Design）的Project，是用Synopsis来优化VHDL/Verilog的电路模型。因为晚上太困，就早早地回去睡觉。

周六（今天）早上九点就跑到Lab继续做Project，终于在晚上6：00关门之前把Lab做完了。可以交周一的report了。

 

 

Lessons Learnt：

1. 把事情放到最后一天来做，是给自己压力很大的，并且很难保证质量的一件事。而且遇到问题了也不好找人帮忙。

2. 在做事之前先把需要的知识搞清楚。学清楚内容 + 一次做对，和 简单做一下+很多trial&error的debug 相比，前者学到的东西更多，而花的时间（很可能）更少。

3. 把时间计划好，平时多烧香。