Exception in thread "main" org.apache.axis2.AxisFault: org.apache.axis2.databinding.ADBException: Unexpected subelement age
at org.apache.axis2.AxisFault.makeFault(AxisFault.java:430)
at com.deltaj.server.SecondWsStub.fromOM(SecondWsStub.java:2781)
at com.deltaj.server.SecondWsStub.getPerson(SecondWsStub.java:185)
at com.test.BeanClient.main(BeanClient.java:16)
Caused by: java.lang.Exception: org.apache.axis2.databinding.ADBException: Unexpected subelement age
at com.deltaj.server.SecondWsStub$Person$Factory.parse(SecondWsStub.java:2296)
at com.deltaj.server.SecondWsStub$GetPersonResponse$Factory.parse(SecondWsStub.java:1648)
at com.deltaj.server.SecondWsStub.fromOM(SecondWsStub.java:2774)
... 2 more
Caused by: org.apache.axis2.databinding.ADBException: Unexpected subelement age
at com.deltaj.server.SecondWsStub$Person$Factory.parse(SecondWsStub.java:2246)
... 4 more
分享到：
相关推荐
下载AXIS 1.4，地址http://ws.apache.org/ 安装AXIS 解压开axis1_ 4.zip ，将axis1_ 4/webapps/axis 拷贝到 $TOMCAT_HOME/webapps/ 下启动tomcat，打开页面http://localhost:8080/axi s 页面正常，表示axis 安装正确...
AXI4英文协议，AXI是高级扩展接口，在AMBA3.0中提出，AMBA4.0将其修改升级为AXI4.0。AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0...
2. 数据缓冲区：用于暂存AXI总线传输的数据，以便在AHB总线上按照其时序规则进行传输。 3. 控制信号转换逻辑：处理AXI和AHB之间的握手信号，如读/写使能、应答和等待状态信号。 4. 错误处理：检测和报告潜在的协议...
AMBA_AXI总线中文详解 AMBA_AXI总线是一种高性能、高带宽、低延迟的片总线协议，由ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的局部。该协议支持不对齐的数据传输，同时在...
AXI协议
ARM公司官方的AXI4总线的SVA检测。带完整说明文档，AXI4，AXI4-Lite，AXI4-Stream协议均已经包含
AXI (Advanced eXtensible Interface) 是一种高性能、低延迟的系统互连接口标准，广泛应用于嵌入式系统设计中。AXI4是AXI规范的第四代版本，为处理复杂的SoC（System on Chip）设计提供了强大的数据传输机制。在本...
AXI总线中文详解.pdf
《Xilinx AXI DMA在Zynq7000平台上的驱动与测试详解》 Xilinx AXI DMA（Advanced eXtensible Interface Direct Memory Access）是赛灵思公司为Zynq-7000 All Programmable SoC设计的一种高性能、低延迟的数据传输...
2. AXI4接口特性： - 数据宽度可扩展：AXI4支持从32位到1024位的数据宽度，可根据实际需求灵活配置。 - 流式传输：AXI4提供了流式传输模式，可以连续传输大数据块，而无需每次传输后都等待响应。 - 分离的读写...
标题中的"ch38-acz7015-fifo-axi4-adapter.rar"以及描述中的"ch38_acz7015_fifo_axi4_adapter.rar"都指向了一个特定的设计模块，可能是某个硬件设计项目或者软件开发工程。在这个案例中，"acz7015"可能是一个特定的...
AXI总线中文详解.doc
2. "axi_full_simulate"：这是使用AXI4-Full接口进行的模拟测试，可能包含了一个完整的AXI主设备或从设备模型，用于测试高速数据传输的性能和正确性。 3. "AXI_build"：这可能是构建AXI总线相关设计的工程文件，...
2. **AXI4**：AXI4在AXI3的基础上增加了流（Stream）接口和重叠读写功能，使得多个连续数据传输可以在同一时间进行。此外，它引入了写响应通道，确保写操作的顺序性和正确性。 3. **AXI4-Lite**：针对资源有限的...
AXI总线分为三种主要类型：AXI3、AXI4和AXI4-Lite，其中AXI4-Lite适用于简单的控制接口，而AXI3和AXI4则用于高速数据传输。AXI总线采用分离的地址、数据和控制通道，提高了系统的并行处理能力。它支持单向和双向传输...
2. **编译驱动**：获取Xilinx提供的AXIDMA驱动源代码，并将其添加到Petalinux项目的`drivers`目录下。源代码可能包括头文件、C源文件以及Makefile等。然后，在Petalinux构建流程中，驱动会被编译并集成到内核中。 3...
AXI_AD9361 是一个基于Verilog硬件描述语言设计的驱动工程，主要用于与Analog Devices公司的AD9361射频收发器进行接口交互。AD9361是一款高度集成的、双通道、全差分的收发器，广泛应用于软件定义无线电（SDR）、...
2. **设计实例**：提供了一个或多个示例设计，演示了如何在实际的硬件平台中应用AXI DMA。这些实例通常包括Verilog或VHDL代码，以及相关的约束文件。 3. **IP核源代码**：包含了AXI DMA的Verilog或VHDL源代码，设计...