`
buliedian
  • 浏览: 1249424 次
  • 性别: Icon_minigender_2
  • 来自: 北京
文章分类
社区版块
存档分类
最新评论

IA-32 保护模式内存管理

阅读更多

保护模式内存管理

刘建文略译(http://blog.csdn.net/keminlau

KEY:功能 逻辑分层 功能分步 系统

CHAPTER 3 PROTECTED-MODE MEMORY MANAGEMENT

3.1. MEMORY MANAGEMENT OVERVIEW

The memory management facilities of the IA-32 architecture are divided into two parts: segmentation and paging. Segmentation provides a mechanism of isolating individual code, data, and stack modules so that multiple programs (or tasks) can run on the same processor without interfering with one another. Paging provides a mechanism for implementing a conventional demand-paged, virtual-memory system where sections of a program’s execution environment are mapped into physical memory as needed. Paging can also be used to provide isolation between multiple tasks. When operating in protected mode, some form of segmentation must be used. There is no mode bit to disable segmentation. The use of paging, however, is optional.

IA-32架构的内存管理机构(facilities)可划分为两个部分:分段(segmentation)和分页(paging)。分段功能提供了分隔代码、数据和堆栈的机制,从而使多个进程运行在同一个CPU物理地址空间内而互不影响;分页可用来实现一种“请求页式(demand-paged)”的虚拟内存机制,从而页化程序执行环境,在程序运行时可将所需要的页映射到物理内存。分页机制也可用作隔离多进程任务。分段功能是CPU保护模式必须的,没有设置位可以屏蔽内存分段;不过内存分页则是可选的。

These two mechanisms (segmentation and paging) can be configured to support simple single-program (or single-task) systems, multitasking systems, or multiple-processor systems that used shared memory.

As shown in Figure 3-1, segmentation provides a mechanism for dividing the processor’s addressable memory space (called the linear address space) into smaller protected address spaces called segments. Segments can be used to hold the code, data, and stack for a program or to hold system data structures (such as a TSS or LDT). If more than one program (or task) is running on a processor, each program can be assigned its own set of segments. The processor then enforces the boundaries between these segments and insures that one program does not interfere with the execution of another program by writing into the other program’s segments.

分段和分页机制被配置成支持单任务系统、多任务系统或多处理器系统。

如图3-1,内存分段将CPU的可寻址空间(称为线性地址空间)划分更小的受保护的内存段,这些段存放程序的数据(代码、数据和堆栈)和系统的数据结构(像TSS 或 LDT)。如果处理器运行着多个任务,那么每个任务都有一集自己独立的内存段。

The segmentation mechanism also allows typing of segments so that the operations that may be performed on a particular type of segment can be restricted.

All the segments in a system are contained in the processor’s linear address space. To locate a byte in a particular segment, a logical address (also called a far pointer) must be provided. A logical address consists of a segment selector and an offset. The segment selector is a unique identifier for a segment. Among other things it provides an offset into a descriptor table (such as the global descriptor table, GDT) to a data structure called a segment descriptor. Each segment has a segment descriptor, which specifies the size of the segment, the access rights and privilege level for the segment, the segment type, and the location of the first byte of the segment in the linear address space (called the base address of the segment). The offset part of the logical address is added to the base address for the segment to locate a byte within the segment. The base address plus the offset thus forms a linear address in the processor’s linear address space.

进程的各个段都必须位于CPU的线性空间之内,进程要访问某段的一个字节,必须给出该字节的逻辑地址(也叫远指针)。逻辑地址由段选择子(segment selector )和偏移值组成。段选择子是段的唯一标识,指向一个叫段描述符的数据结构;段描述符位于一个叫描述表之内(如全局描述表GDT); 每个段必须都有相应的段描述符,用以指定段大小、访问权限和段的特权级别(privilege level)、段类型和段的首地址在线性地址空间的位置(叫段的基地址)。逻辑地址通过基地址加上段内偏移得到。

If paging is not used, the linear address space of the processor is mapped directly into the physical address space of processor. The physical address space is defined as the range of addresses that the processor can generate on its address bus.

Because multitasking computing systems commonly define a linear address space much larger than it is economically feasible to contain all at once in physical memory, some method of “virtualizing” the linear address space is needed. This virtualization of the linear address space is handled through the processor’s paging mechanism.

如果不用分页功能,处理器的[线性地址空间]就会直接映射到[物理地址空间]。[物理地址空间]的大小就是处理器能通过地址总线产生的地址范围。为了直接使用线性地址空间从而简化编程和实现多进程而提高内存的利用率,需要实现某种对线性地址空间进行“虚拟化(virtualizing)”,CPU的分页机制实现了这种虚拟化。

Paging supports a “virtual memory” environment where a large linear address space is simulated with a small amount of physical memory (RAM and ROM) and some disk storage. When using paging, each segment is divided into pages (typically 4 KBytes each in size), which are stored either in physical memory or on the disk. The operating system or executive maintains a page directory and a set of page tables to keep track of the pages. When a program (or task) attempts to access an address location in the linear address space, the processor uses the page directory and page tables to translate the linear address into a physical address and then performs the requested operation (read or write) on the memory location. If the page being accessed is not currently in physical memory, the processor interrupts execution of the program (by generating a page-fault exception). The operating system or executive then reads the page into physical memory from the disk and continues executing the program.

“虚拟内存”就是利用物理内存和磁盘来对CPU的线性地址进行模拟(kemin:高级语言源码指定的是符号地址,是虚的,有了虚拟内存即便是用汇编指定一固定地址也是虚的。问题是这些虚存是怎么管理的)。当使用分页时,进程的每个段都会被分成大小固定的页,这些页可能在内存中,也可能在磁盘。操作系统用了一张页目录(page directory)和多张页表来管理这些页。当进程试图访问线性地址空间的某个位置,处理器会通过页目录和页表先将线性地址转换成物理地址,然后再访问(读或写)(kemin:转换细节没有讲)。如果被访问的页当前不在内存,处理就会中断进程的运行(通过产生缺页异常中断)(kemin:怎么判断某页不在内存?)。操作系统负责从磁盘读入该页并继续执行该进程(kemin:页读入的前前后后没有讲)。

When paging is implemented properly in the operating-system or executive, the swapping of pages between physical memory and the disk is transparent to the correct execution of a program. Even programs written for 16-bit IA-32 processors can be paged (transparently) when they are run in virtual-8086 mode.

(to be continue……)

分享到:
评论

相关推荐

    IA-32卷3:系统编程指南.pdf.zip

    这本书旨在帮助开发者理解并有效地利用IA-32架构进行系统级编程,涵盖了处理器的低级操作、中断处理、系统调用、内存管理、设备驱动等诸多方面。以下是对该书主要知识点的详细阐述: 1. **IA-32架构**:IA-32是...

    IA-32卷3:系统编程指南中文版

    5. **内存管理**:IA-32架构支持多种内存管理模式,如实模式、保护模式和分页机制。书中有详细的页面表结构、分页过程和内存保护机制的解释,这对于理解和实现内存管理子系统非常有帮助。 6. **I/O操作**:处理器...

    Intel_IA-32指令集.zip_IA-32_IA-32.CHM_IA-32指令集_IA32指令集_inter_ia-32

    段(SEGMENT)和分页(PAGE)机制是IA-32内存管理的关键部分。段允许在物理地址空间中划分逻辑段,而分页则将大内存划分为小块进行管理和保护。 7. **异常与中断**: IA-32支持硬件中断和软件中断(INT),用于...

    Intel IA-32手册3卷(3个PDF文件)

    《Intel IA-32手册》是理解Intel处理器架构和编程的重要参考资料,分为三卷,涵盖了基本架构、指令集参考和系统编程指南。这套手册详细介绍了Intel IA-32架构的各个方面,对于从事汇编语言编程、系统级开发或者对...

    英特尔64和IA-32架构软件开发人员手册(十卷)

    《英特尔64和IA-32架构软件开发人员手册》是英特尔公司为软件开发者提供的一套详尽的技术参考资料,旨在帮助他们充分利用英特尔64和IA-32处理器的硬件功能。这套手册涵盖了从基本的指令集到高级的系统编程、性能优化...

    64-ia-32-architectures-software-developer-manual

    3. **寄存器**:IA-32架构有16个通用目的寄存器(EAX, EBX, ECX, EDX, ESP, EBP, ESI, EDI等),而在64位模式下,扩展到了16个64位寄存器(RAX, RBX, RCX, RDX, RSP, RBP, RSI, RDI, R8-R15)。这些寄存器用于存储...

    IA-32 系统编程

    3. **内存管理**:IA-32系统中的内存分为实模式和保护模式。实模式下,内存访问不受限制,而保护模式引入了分页机制,通过页表进行内存保护和虚拟地址转换,防止非法内存访问。 4. **中断与异常处理**:中断和异常...

    因特尔IA-32结构文档详细说明

    在IA-32架构的详细文档中,包含了对处理器工作原理、内存管理、保护模式以及中断和异常处理等多个方面的深入探讨。 首先,在内存管理方面,IA-32架构定义了不同的内存寻址方式。其中,分段寻址是IA-32架构的核心...

    Intel ia-32 CPU手册

    3. **内存模型**:IA-32架构采用分段和分页的内存管理机制,确保了程序可以访问超过物理内存大小的地址空间。 4. **保护模式**:该模式允许操作系统进行多任务管理和资源保护,防止一个程序错误地访问或修改其他程序...

    Intel 64 and IA-32 Architectures Software Developer’s Manual

    第一卷《Basic Architecture》基础架构,详细介绍了Intel 64和IA-32处理器的体系结构,包括处理器的组织结构、寻址模式、内存管理、中断和异常处理、以及处理器的工作模式(如实模式、保护模式、和64位模式)。...

    Intel 64及IA-32架构软件开发者手册

    ### Intel 64及IA-32架构软件开发者手册知识点详解 #### 一、手册概述 《Intel 64及IA-32架构软件开发者手册》是为开发人员提供的一套全面的技术文档,旨在帮助他们深入理解Intel 64与IA-32架构,并能够在此基础上...

    IA-32卷3:系统编程指南.pdf

    **第3章 保护模式内存管理** - **内存管理概述** - 总结了IA-32架构下内存管理的基本原则和技术。 - **段的使用** - 介绍了段的概念,并讨论了几种不同的段模型。 - **分页与分段** - 比较了分页和分段两种内存...

    汇编必备帮助文档(IA-32指令集)(8086汇编帮助手册)chm

    5. 实模式和保护模式:8086工作在实模式下,而后续的x86处理器支持保护模式,提供更复杂的内存管理和多任务环境。 6. 调试技巧:如何使用汇编级别的调试工具理解程序运行过程。 这份“汇编必备帮助文档”是学习和...

    Intel 64及IA-32 架构软件开发者手册(1~3卷).zip

    《Intel 64及IA-32架构软件开发者手册》是汇编语言程序员、系统软件开发者和硬件工程师的重要参考资料,它详细阐述了Intel处理器的工作原理和编程模型。这套手册共分为三卷,全面覆盖了从基本指令集到高级系统编程的...

    Intel® 64 and IA-32 Architectures Software Developer’s Manual

    IA-32架构定义了处理器的指令集、内存管理、中断处理、浮点运算等方面,为32位操作系统和应用程序提供了基础。 文档中的几部分可能包含以下内容: 1. **体系结构描述**:这部分会详细解释处理器的内部结构,包括...

    Intel® 64 and IA-32 Architectures Software Developer’s Manual 2010 June

    1. **Volume 1: Basic Architecture** - 这一卷主要介绍了Intel 64和IA-32架构的基础知识,包括处理器的体系结构、指令集、寄存器布局、内存模型以及处理器的工作模式(如实模式、保护模式等)。它还详细阐述了...

    IA-32 Intel Architecture Software Developer's Manual

    1. **处理器体系结构**:这部分详细介绍了IA-32处理器的内部结构,包括CPU核心、缓存、总线接口、内存管理和虚拟化技术。这涵盖了从基本的寄存器到复杂的执行单元,再到多处理器系统的协调机制。 2. **指令集**:IA...

    64-ia-32-architectures-software-developer-vol-2b-manual.zip

    压缩包内的“64-ia-32-architectures-software-developer-vol-2b-manual.pdf”是手册的电子版,通常这样的手册会涵盖处理器的内部工作原理、编程模型、系统编程接口(如系统调用)、内存管理、浮点运算、调试工具...

    IA-32 Intel Architecture Software Developer's Manual,Volume3

    系统编程指南(Volume 3)主要聚焦于IA-32架构下的系统级编程技术,包括但不限于中断与异常处理、处理器状态管理、内存管理和系统初始化等关键领域。它深入探讨了如何利用IA-32架构的特性来优化和调试系统级软件,是...

    英特尔® 64 和 IA-32 架构软件开发人员手册卷 3A:系统编程指南

    《英特尔® 64 和 IA-32 架构软件开发人员手册卷 3A:系统编程指南》是为软件开发者提供深入理解英特尔处理器体系结构和系统编程接口的重要参考资料。该手册详细阐述了如何在英特尔® 64 和 IA-32 平台上进行高效的...

Global site tag (gtag.js) - Google Analytics