`
timeson
  • 浏览: 147804 次
  • 性别: Icon_minigender_1
  • 来自: 长沙
社区版块
存档分类
最新评论

工作流_代码层次(D2)

阅读更多







本质来说此处代码没有脱离service+dao+jdbc的模式,只是在2个地方有所不同:
  • 考虑到engine的复杂程度,总体抽屉式架构,以及适应多种客户端设计方式,对层次进行了细化:把service部分又分解了为了client+engine接口+engine实现类+9大部分
  • 在控制状态的地方引入了3层有限状态机处理。(上图没有画出)状态控制的地方分别在过程,活动,任务项处,发生状态变化的地方,典型的有startProcess();runActivity();completeWorkItem()。



关于状态机在后续blog中贴出

TestClientAPI是最外的代码,从左至右,依次靠近engine的最核心。从客户端engine9个模块接口以及实现类内部辅助类 DAO JDBC。这里只画到了内部辅助类,整体的层次说明在下面表格中说明。




  • 大小: 6 KB
  • 大小: 66.9 KB
  • 大小: 106.1 KB
1
0
分享到:
评论

相关推荐

    35738645D2D-communication-simulation.zip_D2D 内容_communication_d2

    D2D通信允许移动设备直接通信,减少了网络中的通信层次,降低了延迟,并且能够利用空闲的蜂窝频谱资源。这种技术尤其适用于密集用户环境,例如体育赛事或音乐会,可以显著提升容量和覆盖范围。 2. **仿真程序介绍*...

    mux41.zip_VHDL mux41

    VHDL支持数据流、行为和结构化设计方法,这使得它能灵活地描述从高层次的系统抽象到低层次的门级描述。VHDL代码可以被综合工具转换为逻辑门电路,进而适配各种半导体工艺,如ASIC或FPGA。 4选1多路复用器(MUX41)...

    swift-JustLog将iOS上的日志记录提升到更高级别

    从压缩包中的`justeat-JustLog-168b0d2`文件来看,这是`swift-JustLog`的一个特定版本,可能包含了源代码、示例项目、文档等内容。通过查看这些文件,开发者可以深入理解库的工作原理,自定义配置,以及如何在自己的...

    不同抽象级别的VerilogHDL模型

    ### 不同抽象级别的Verilog HDL 模型 #### 一、门级结构描述 门级结构描述是Verilog HDL 中的一种建模方法,它主要用于实现数字电路中底层的逻辑...通过合理运用这些建模方法,可以高效地完成数字电路的设计工作。

    基于AT89S52 单片的频率计

    会到keil c51 生成的目标代码效率非常之高,多数语句生成的汇编代码很紧凑, 容易理解。在开发大型软件时更能体现高级语言的优势。 Keil C51 可以完成编辑、编译、连接、调试、仿真等整个开发流程。开发人 员可用IDE...

Global site tag (gtag.js) - Google Analytics