`
心若在梦就在2017
  • 浏览: 1438 次
  • 性别: Icon_minigender_1
  • 来自: 深圳
最近访客 更多访客>>
文章分类
社区版块
存档分类
最新评论

FPGA设计模板分享(1)

阅读更多
FPGA工程师都知道,Verilog代码绝大部分都是always语句,结构基本上都是一致的,为了减少重复性的工作,让工程师专注于设计实现,明德扬精心制作了常用模板,只要你安装好明德扬提供的GVIM,就能使用这些模板了。

1.时序逻辑的模板
在GVIM输入“Shixu”并回车,如下图所示



就能得到下面的时序逻辑的模板。




2.输入“Shixu2”并回车



就能得到带有2个if条件的时序逻辑代码。




3.输入“Shixu3”并回车



就能得到带有3个if条件的时序逻辑代码。




欢迎关注明德扬公众号“fpga520”,或群97925396,索取明德扬模板。口号:多用模板,减少记忆,专注设计!
  • 大小: 1.8 KB
  • 大小: 8.9 KB
  • 大小: 1.9 KB
  • 大小: 41.7 KB
  • 大小: 1.4 KB
  • 大小: 13.8 KB
分享到:
评论

相关推荐

Global site tag (gtag.js) - Google Analytics