状态机设计见
http://fastspeeed.iteye.com/admin/blogs/1903864
状态机中的动作执行过程大致分为4类
1)
直接修改本模块库表中对应的状态位，这也是最简单的处理。
2）
弹出补录项目窗口，然后再提交，执行第一种处理。比如拒绝按钮，弹出输入拒绝原因和拒绝备注两个输入窗体。
3)
提交到后台时，后台根据逻辑先转化再计算为其它模块数据，然后提交到数据库
4）
提交到后台时，后台根据逻辑先转化再计算为其它模块数据，弹出其他模块前台编辑屏幕
本次设计只设计1、2两个部分。1、2两部分的特点都是操作模块本身。
1）在动作中已经记录从到状态，在后台增加逻辑处理类，判断是否有从到状态，验证从状态，如果不符抛出异常，然后设置对象状态为定义的到状态，继续执行
2）在动作模块中增加弹出字段顺序，在处理顺序表中增加弹出补录窗口，前台增加加弹出补录窗口处理，具体处理如下：
1)得到处理顺序表
2）转化为字段对象顺序表
3）按顺序表生成editpanel屏幕
4）按提交按钮时，把屏幕字段更新到当前对象中
5）提交到后台
了解mocoolka更多的信息,直接访问http://sourceforge.net/p/mocoolkacn/wiki/Home/
分享到：
相关推荐
AnimationTree是Godot引擎中一个强大的工具，它允许开发者构建复杂的行为和动画系统，通过定义不同的状态和转换条件，使得角色或物体能够流畅地在不同动作之间切换。这种基于状态机的动画系统非常适合处理游戏中的...
#### 一、PARWANCPU状态机设计概述 PARWANCPU状态机设计是基于现场可编程门阵列(Field-Programmable Gate Array,简称FPGA)的一种数字系统设计方法。FPGA是一种高度可编程的集成电路芯片，它可以被重新配置来执行...
### FPGA Verilog HDL 设计实例系列连载——有限状态机设计 #### 1. 有限状态机(FSM)概述 有限状态机（Finite State Machine，FSM）是数字系统设计中非常重要的概念之一，它被广泛应用于各种数字系统的控制逻辑中...
### 有限状态机设计策略 #### 摘要与引言 本文主要探讨有限状态机的设计策略及其在数字逻辑设计中的应用。对于从事数字逻辑设计的工程师而言，掌握有限状态机的设计方法至关重要。有限状态机（Finite State ...
本文介绍了一种基于VHDL（Very High Speed Integrated Circuit Hardware Description Language）的状态机设计方法在智能交通信号灯控制系统中的应用。 #### 二、设计方案概述 本设计方案采用VHDL语言结合CPLD...
以一个简单的时钟程序为例，我们可以用状态机设计如下： - 状态：可能包括等待按键、显示时间、设置时间等。 - 条件：用户按键、定时器中断等。 - 动作：更新显示屏、读取RTC（实时时钟）数据、处理用户输入等。 - ...
本文将详细介绍如何使用VHDL进行状态机设计，并通过一个具体的例子来展示其设计过程。 #### 二、状态机基础知识 ##### 1. 状态机概念 状态机是一种模型，它描述了一个实体如何根据输入信号的变化从一个状态转移到...
二、状态机设计原则 设计状态机时，应遵循以下原则： 1. 明确状态定义：每个状态代表系统的一种特定行为模式或阶段。 2. 规范化事件：定义清楚的输入事件，作为状态间转换的触发条件。 3. 完备性：确保所有可能的...
通用有限状态机（FSM: Finite-state machine）自动代码生成器. 可以根据配置文件，自动生成状态机...资源包包括：代码生成器*1， 配置文件*1， Demo示例*1， ReadMe*1，生成的状态机文件*1。非常容易上手，一看即明白。
2：基于表结构的状态机设计方法：建立相应的状态表和动作查询表，根据状态表、事件、动作表定位相应的动作处理函数，执行完成后再进行状态的切换。一个通用的状态机处理模块的设计如下：假设我们的状态图如下：相应...
状态机在单片机编程中扮演着至关重要的角色，它是一种设计模式，广泛应用于各种编程语言，包括C语言。状态机的核心概念在于通过定义不同状态、条件、动作和次态来组织程序逻辑，使得程序执行更加高效、可读性强且...
任务间通信是状态机设计中的关键一环。iTRON OS提供了两种通信机制：事件和消息。事件（EVENT）是一种同步机制，它的特点是处理速度快，但它不能携带参数，并且不支持叠加，即事件一旦处理就不能再被其他任务使用。...
嵌入式状态机是软件工程中的一个重要概念，特别是在嵌入式系统开发中，它被广泛应用于...书籍中的实践指导和示例代码将为初学者提供宝贵的资源，而对有经验的开发者来说，它们可以作为提升状态机设计技能的参考资料。
在明德扬四段式状态机设计中，每一段代码都只关注一个设计因素，从而使得设计者可以一次只考虑一个方面，这样做有助于减少设计错误，提高设计效率。在设计时，还应遵循明德扬公司提出的一些规则，比如使用信号名代替...
状态机是一种数学模型，用于表示有限个离散状态以及这些状态之间的转移等行为动作。有限状态机（Finite State Machine, FSM）是一种常用的模型，它可以实现复杂的逻辑控制，并且可以通过硬件逻辑单元来完成物理实现...
6. **错误处理和调试**：状态机的设计需要考虑错误处理，比如无效状态转换、未知事件等，通常会有一个默认的“错误”状态作为兜底。同时，为了便于调试，可以添加日志输出或断点。 7. **优化和扩展**：状态机可能...
FPGA中的状态机设计通常使用硬件描述语言（HDL），如Verilog或VHDL来实现。本文将重点探讨如何使用Verilog进行状态机的设计，并且如何通过不同的编码风格来合成可综合的状态机。 首先，状态机被分类为两大类型，这...
这是一个小型Unity工具，用于帮助创建有限状态机。主要是为快速原型设计和帮助调试而开发的。截至版本1.0，其功能包括： - 状态States！ - 可重用操作Reusable Actions。您可以将动作（游戏逻辑）重复使用在多个...